

Curs 10A:
Registre
Circuite basculante Monostabile

Cuprins Registre:

- Definiții și clasificări;
- Structura internă a registrelor;
- Exemple de registre realizate în circuite integrate digitale;
- Aplicații tipice.

Cuprins CBM:

- Definiții, clasificări;
- exemple de circuite realizate integrat,
- Aplicații tipice

===== Partea I: Registere =====

1. Introducere

La nivel de bit, memorarea informației se face cu ajutorul latch-urilor sau a bistabililor. La nivel de cuvânt, memorarea și procesarea informației se face cu ajutorul registrelor. Registrul este un circuit logic secvențial format dintr-o succesiune de n latch-uri sau bistabili.

Încărcarea unui registru (operația de introducere a cuvântului de n biți în registru) se poate face în două moduri:

- *serial* – încărcarea se face bit cu bit în ritmul unui semnal de ceas, motiv pentru care timpul de încărcare este egal cu n perioade de ceas;
- *parallel* – toți biții sunt introduși în același timp, pe tranziția activă a unui semnal de ceas.

Extragerea informației din registru (operație denumită citire) se poate face tot în două moduri:

- *serial* – citirea se face bit cu bit pe n tranziții active ale unui semnal de ceas;
- *parallel* – toți biții sunt citați în același timp.

În general, un registru este definit ca o structură liniară de celule de memorare ce prezintă una sau mai multe din următoarele funcții: - acces serial; - acces paralel; - ieșire serială; - ieșire paralelă.

2. Clasificarea registrelor:

Clasificarea registrelor se poate face după mai multe criterii însă cel mai important este cel care indică modul de intrare și de ieșire a informației.

- După tipul celulelor de memorie utilizate:
 - cu latch-uri;
 - cu bistabili;
- După tipul celulelor de memorie utilizate:
 - cu intrare paralelă și ieșire paralelă (parallel in/parallel out);
 - cu intrare serială și ieșire paralelă (serial in/parallel out);
 - cu intrare paralelă și ieșire serială (parallel in/serial out);

- cu intrare serială și ieșire serială (serial in/serial out);

Registreele cu încărcare serială mai sunt denumite și *registre de deplasare* și, la rândul lor, pot fi împărțite în două categorii: a) registre cu deplasare la dreapta și b) registre bidirecționale.

Registreele prevăzute cu ambele tipuri de intrări (serie și paralel) și ieșire paralelă sunt denumite registre universale.

3. Structura internă a registrelor

◆ Registru cu intrare paralelă și ieșire paralelă (registru paralel/paralel).

O structură de registru cu încărcare paralelă și ieșire paralelă se obține relativ ușor prin utilizarea unui număr convenabil de bistabili de tip D. Un exemplu de registru paralel/paralel pe 4 biți se prezintă în figura 1.




Fig. 1. Structura internă și simbolul pentru un registru paralel/paralel pe 4 biți

Fucționare:

- toate intrările de ceas ale bistabililor se conectează împreună și formează intrarea de comandă a încărcării paralele **CKP**;
- la apariția unei tranziții active pe intrarea **CKP**, starea logică a intrărilor **PI** este copiată în celulele de memorie și va fi păstrată nealterată până la următoarea tranziție activă;
- încărcarea paralelă se poate face numai atunci când pe intrarea **CKP** se aplică tranziție activă, spunem că încărcarea paralelă se face sincron cu semnalul aplicat pe **CKP**;
- intrările de tip D joacă rol de intrări paralele de date;
- ieșirile bistabililor joacă rol de ieșiri paralele de date;
- citirea informației din registru se poate face oricând;
- intrarea de ștergere **MR** (*Master Reset*), este activă pe zero logic și este folosită pentru ștergerea registrului (aducerea în starea $Q=0$ a tuturor bistabililor din structură);
- ștergerea registrului se poate face oricând prin aducerea intrării **MR** în starea 0, spunem că ștergerea se face asincron față de semnalul aplicat pe intrarea **CKP**;

◆ Registru cu intrare serie și ieșire paralelă (registru serie/paralel).

O structură posibilă de registru cu încărcare serială se prezintă în figura 2. Analizând schema de conectare se constată că acest tip de registru prezintă ambele tipuri de ieșiri, atât paralelă cât și serială.




Fig. 2. Structura internă și simbolul pentru un registru serie/paralel pe 4 biți

Funcționare:

- intrarea D a primului bistabil joacă rol de intrare serială de date, **SI** (Serial Input) ;
- toate intrările de ceas ale bistabililor se conectează împreună și formează intrarea de comandă a încărcării seriale **SCK** (Serial Clock) ;
- la apariția unei tranziții active pe intrarea **SCK**, starea logică a intrării **SI** este copiată în primul bistabil iar conținutul celulelor de memorie este deplasat spre dreapta cu o poziție (de aici și denumirea de registru de deplasare);
- încărcarea acestui registru nu se poate face decât în mod serial și necesită 4 perioade de ceas (în fig. 3 se prezintă modul de încărcare serială a informației 1111 într-un registru ce prezenta inițial informația 0000, pentru a putea urmări deplasarea informației în registru au fost utilizate fonturi diferite pentru fiecare bit de intrare);




Fig. 3. Exemplu de încărcare serială a unui registru de 4 biți

- ieșirile bistabililor joacă rol de ieșiri paralele de date;
- ieșirea ultimului bistabil joacă și rol de ieșire serială;
- citirea informației din registru se poate face oricând, independent de **SCK**;
- intrarea de ștergere **MR** (Master Reset), este activă pe zero logic și are o execuție asincronă;

Registrele de deplasare sunt foarte utile în realizarea rapidă a operațiilor de înmulțire/împărțire cu puteri ale lui 2. Se poate arăta că înmulțirea unui număr binar (stocat în registru) cu numărul 2^p înseamnă deplasarea spre stânga cu p poziții iar împărțirea cu 2^p necesită deplasarea spre dreapta cu p poziții.

Exemplu:

- scriere zecimală: $5 \times 4 = 20 \Leftrightarrow 5 \times 2^2 = 20$, deci trebuie efectuată o deplasare spre stânga cu două poziții;
- scriere binară: $101 \times 100 = \mathbf{10100}$

- conținutul inițial al registrului: 101, după două deplasări la stânga, cu introducerea de zerouri pe pozițiile rămase libere se obține: **10100**;

◆ Registru universal.

Dacă în fața fiecărui bistabil din schema prezentată în figura 2 se introduce un multiplexor cu 2 intrări, se permite conectarea intrării D fie la intrarea de încărcare paralelă, fie la ieșirea bistabilului de pe poziția anterioară. Se obține astfel un registru universal, un registru ce se poate încărca paralel sau serie și poate fi citit serie sau paralel.

Un exemplu de registru universal pe 4 biți se prezintă în figura 4.




Fig. 4. Structura internă pentru un registru universal pe 4 biți

Funcționare:

- modul de încărcare a registrului depinde de starea logică a intrării $S/\bar{P}$, dacă $S/\bar{P} = 0$ încărcarea se face paralel iar dacă $S/\bar{P} = 1$ încărcarea se face serie;
- multiplexoarele 2:1 se comportă ca niște comutatoare ce conectează intrările D fie la PI, fie la ieșirile bistabililor de pe poziția anterioară;
- ambele moduri de încărcare se fac sincron cu semnalul aplicat pe intrarea **CKU**;
- citirea informației din registru se poate face paralel sau serie în mod independent de **CKU**;


Facem precizarea că unele variante de registre universale au intrări separate de ceas pentru încărcarea serie respectiv paralel.

4. Exemple de registre realizate în structuri integrate


Observații	Simbol
Registru 74LS171 (opțional) - circuitul conține 4 bistabili de tip D, conectați într-o manieră similară celei din figura 1; - intrarea de ștergere ($\overline{CLR}$), este activă pe zero logic; - ieșirile de date sunt disponibile și sub formă negată; - încărcarea paralelă se face pe tranziția pozitivă a semnalului de ceas;	

Registru 74LS377 (opțional)


- circuitul conține 8 bistabili de tip D;
- intrarea de validare a accesului informației la celulele de memorie ($\overline{EN}$), este activă pe zero logic;
- încărcarea paralelă se face pe frontul pozitiv al semnalului de ceas numai atunci când $\overline{EN} = 0$;
- dacă $\overline{EN} = 1$, informația de intrare nu are acces spre celulele de memorare, indiferent de starea semnalului de ceas;

**Registru 74LS670 (opțional)**


- circuitul dispune de 4 registre de 4 biți fiecare;
- ieșirile sunt de tip *tristate*;
- intrarea de validare a scrierii ($\overline{WE}$) și cea de validare a citirii ($\overline{RE}$) sunt active pe zero logic;
- datorită faptului că avem semnale diferite de validare pentru citire și pentru scriere, este posibilă scrierea unei locații simultan cu citirea alteia;
- adresarea registrului se face prin aplicarea unui cod binar pe liniile RB, RA (dacă este operație de citire) respectiv WB, WA (dacă este operație de scriere);
- circuitul se comportă ca o memorie RAM cu acces dual.

**Registru 74LS95 (obligatoriu)**

- modul de lucru se alege prin intermediul intrării CM:
 - CM = 0, deplasare spre dreapta în ritmul tranzițiilor negative ale semnalului aplicat pe intrarea CKS;
 - CM = 1, încărcare paralelă în ritmul tranzițiilor negative ale semnalului aplicat pe intrarea CKP;
- intrarea serială de date este SI;
- poate fi folosit ca :
 - registru cu intrare serie și ieșire paralel;
 - registru cu intrare serie și ieșire serie;
 - registru cu intrare paralelă și ieșire paralelă;
 - registru bidirecțional (necesită conexiuni externe);

**Registru universal 74LS194 (obligatoriu)**

- registru universal pe 4 biți;
- modul de lucru se alege prin intermediul intrărilor de selecție S₁ S₀, după cum urmează:
 - S₁ S₀ = 00, memorare
 - S₁ S₀ = 01, deplasare informație de la Q_A → Q_D
 - S₁ S₀ = 10, deplasare informație de la Q_D → Q_A
 - S₁ S₀ = 11, încărcare paralelă (Q_DQ_CQ_BQ_A = DCBA)
- intrarea de ștergere asincronă ($\overline{CLR}$) este activă pe zero logic;
- intrarea serială de date pentru deplasarea spre stânga este LSI;
- intrarea serială de date pentru deplasarea spre dreapta este RSI;
- operațiile de deplasare la stânga, deplasare la dreapta și încărcare paralelă sunt efectuate sincron cu semnalul de ceas CLK, pe tranziția pozitivă;
- pentru comanda de memorare, semnalul de ceas nu are efect asupra funcționării circuitului;



5. Aplicații tipice ale registrelor

• **Registru în inel.** Am arătat în fig. 3 că încărcarea serie a unui registru de deplasare se face cu pierderea informației inițiale din registru. Dacă se conectează ieșirea serială la intrarea serie se obține un registru în inel care recirculează la nesfârșit o secvență binară. Secvența dorită poate fi încărcată paralel sau serie, înainte de închiderea legăturii dintre ieșirea serială și intrarea serială.

Ca aplicații ale registrelor în inel se pot enumera: realizarea de numărătoare Johnson; realizarea unor divizoare digitale de frecvență; realizarea unor lumini dinamice.

Acest exemplu este opțional

Un exemplu de lumină dinamică este prezentată în figura 5. Funcționarea acestei scheme este relativ simplă:

- Imediat după conectarea sursei de alimentare, circuitul format din C2, R1 și P2, generează o comandă de încărcare paralelă a stărilor logice fixate de către K1÷K4.
- Apariția comenzii de încărcare paralelă se explică astfel: inițial C2 este descărcat și intrarea porții P2 se află în zero logic, iar ieșirea în unu logic, deci se obține $CM=1$.
- La scurt timp după conectarea sursei de alimentare, C2 se încarcă, la intrarea porții P2 ajunge o tensiune suficient de mare să fie interpretată ca unu logic - fapt ce conduce la apariția unui zero logic la ieșire. Deci, $CM=0$, ceea ce înseamnă că registrul primește o comandă de încărcare serie cu deplasare la dreapta.




Fig. 5. Schema logică a unei lumini dinamice

- Datorită conexiunii dintre Qd (ieșire serială) și SI (intrare serială), informația încărcată paralel va fi recirculată în inel;
- Comutatoarele K1÷K4 sunt folosite pentru stabilirea secvenței binare, starea lor este citită doar în primele momente de după conectarea sursei de alimentare.
- Dacă secvența binară încărcată paralel a fost 1000 pe bareta de LED-uri se va deplasa un LED aprins, iar dacă secvența a fost 0111, se va deplasa un LED stins;
- semnalul de ceas este asigurat prin intermediul unui oscilator realizat cu un inversor trigger Schmitt (poarta P1).

• **Generarea de numere pseudoaleatoare.** Acolo unde este nevoie de generarea unor numere aleatoare, o soluție de compromis constă în generarea unor numere pseudoaleatoare, adică în generarea unei secvențe foarte lungi de numere. Deși succesiunea numerelor este mereu aceeași, datorită lungimii mari a secvenței, utilizatorul are senzația că numerele sunt generate aleator.

O posibilitate de generare a unei secvențe de numere pseudoaleatoare constă în utilizarea unui registru de deplasare la care se aplică o reacție liniară (Linear Feedback Shift Register). Spre deosebire de registrului în inel – unde reacția este realizată printr-o legătură între ieșirea serială de date și intrarea

serială de date -, în cazul generatoarelor de numere pseudoaleatoare, reacția este asigurată printr-o poartă XOR conectată ca în figura 6.

Pentru fiecare tranziție activă a semnalului de ceas, starea registrului se modifică pe de o parte datorită faptului că informația este deplasată la dreapta iar pe de altă parte datorită faptului că intrarea serială de date primește informația $Q_n \oplus Q_m$.




Fig. 6. Schema de principiu a unui generator de numere pseudoaleatoare

Din analiza tabelului 1 (unde se prezintă legătura dintre poziția reacției (n), lungimea registrului (m) și numărul de stări distincte), se observă că pentru dimensiuni mari ale registrului se obțin secvențe lungi și astfel se poate crea aparența de generare aleatoare a numerelor.

Tabelul 1 .

Lungime registru (m)	Poziție reacție (n)	Numărul de stări distincte	Lungime registru (m)	Poziție reacție (n)	Numărul de stări distincte
4	3	16	20	17	1.048.475
5	3	31	21	19	2.097.151
6	5	63	22	21	4.194.303
7	6	127	23	18	8.388.607
9	5	511	25	22	33.554.431
10	7	1.023	28	25	268.435.455
11	9	2.047	29	27	536.870.911
15	14	32.767	31	28	2.147.483.647

• **Conversia între formatele de reprezentare a informației digitale.** Informația vehiculată în sistemele digitale se face fie în format serial fie în format paralel. Trecerea de la un format la altul se face cu ajutorul registrelor de deplasare. Modul concret de utilizare se va studia într-o altă lucrare de laborator.

===== Partea I: Circuite basculante Monostabile (CBM) =====

◆ Definiții, clasificări;

Circuitele logice special destinate generării de impulsuri din tranzițiile unui semnal de intrare poartă denumirea de circuite basculante monostabile (CBM). Lățimea impulsurilor generate este controlată prin intermediul unui circuit RC extern. Cel mai adesea, CBM-urile realizate integrat sunt dotate cu două întrări de comandă: una sensibilă la tranziția pozitivă (TR+) și alta la tranziția negativă (TR-), precum și cu două ieșiri complementare: Q respectiv $\bar{Q}$.

CBM-urile prezintă o stare stabilă în care ieșirea este în zero logic ($Q=0$) și o stare metastabilă în care ieșirea se află în starea de unu logic ($Q=1$).

Referitor la starea metastabilă putem face următoarele observații:

- intrarea în această stare este o consecință a unei tranziții active aplicată pe intrarea de comandă (denumită uneori și intrare de declanșare) atunci când CBM-ul se află în starea stabilă;
- durata stării metastabile (τ), este dependentă de valorile concrete ale circuitului RC extern;
- după expirarea intervalului de timp τ , monostabilul revine singur (fără nici o comandă externă) în starea stabilă;
- în funcție de modul de tratare a unei comenzi de declanșare apărută pe durata unei stări metastabile, CBM-urile se împart în două categorii:
 - **CBM neretrigerabile** – nu se acceptă nici o comandă de declanșare pe durata unei stări metastabile, este ca și cum intrarea de declanșare nu este analizată pe starea $Q=1$;
 - **CBM retrigerabile** – se acceptă comenzi de declanșare indiferent de starea monostabilului, circuitul va rămâne în starea metastabilă un interval de timp τ măsurat de la ultima comandă de declanșare.

Diferențele care apar în funcționare celor două tipuri de monostabili se pot vedea în figura 1, unde, pentru același semnal de comandă aplicat pe intrarea de declanșare TR+ și aceeași lățime τ a impulsului, se prezintă în mod comparativ răspunsul unui CBM neretrigerabil și al unui CBM retrigerabil. Analizând aceste forme de undă se pot face următoarele observații:

- dacă intervalul de timp dintre două comenzi de declanșare este mai mare decât τ , cele două monostabile funcționează identic (cazul intervalelor de timp dintre tranzițiile 1,2,3);
- diferențe semnificative în funcționare apar atunci când intervalul de timp dintre comenzile de declanșare este mai mic decât τ (cazul intervalelor de timp dintre tranzițiile 3,4,5,6,7);
- pentru CBM-ul neretrigerabil, tranzițiile 4 și 6 nu au nici un efect deoarece, la apariția lor, monostabilul se află în starea metastabilă provocată de tranzițiile 3, respectiv 5;
- pentru CBM-ul retrigerabil, toate tranzițiile au efect, fiecare tranziție inițiază un nou interval de timp τ , indiferent dacă intervalul anterior s-a terminat sau nu.
- ieșirea CBM-ul retrigerabil rămâne în starea $Q=1$ în zona în care semnalul de intrare are tranziții dese și prezintă căderi în zero în zona în care semnalul de intrare are tranziții mai rare - din acest motiv, o aplicație tipică a CBM retrigerabil o constituie detecția lipsei de impuls.








Fig. 1. Răspunsul celor două tipuri de CBM în condiții identice de comandă (același semnal de comandă pe intrarea TR+, același interval de timp τ)

◆ Exemple de CBM realizate în structuri integrate

Tabelul 1: Exemple reprezentative de CBM

Observații	Simbol
74LS121 - circuitul conține 1 CBM neretrigerabil; - intrările A1 și A2 sunt sensibile pe tranziția negativă, iar intrarea B la tranziția pozitivă și poate fi comandată și de fronturi lente;	

- dacă se folosește o intrare de tip A, celelalte intrări de declanșare trebuie legate la +5V; - dacă se folosește intrarea B, cel puțin o intrare A trebuie conectată la masă; - datorită unei rezistențe interne, sunt posibile următoarele moduri de conectare a circuitului RC ;  $\tau = C (R + R_i) \ln 2$ $\tau = C R_i \ln 2$ $\tau = C R \ln 2$	 74LS121
74LS123 - circuitul conține 2 CBM retrigerabile; - B, intrare de declanșare sensibilă pe tranziția pozitivă, dacă nu este folosită intrarea se leagă la +5V; - A, intrare de declanșare sensibilă pe tranziția negativă, dacă nu este folosită intrarea se leagă la masă; - intrarea de ștergere $\bar{R}$, este activă pe zero logic; - dacă A=0 și B=1, o tranziție pozitivă pe $\bar{R}$ declanșează generarea unui impuls;	 1/2 74LS123
MMC4098 - circuitul conține 2 CBM ce operează în mod normal în regim retrigerabil, dar poate opera și în modul neretrigerabil dacă se face o legătură externă între $\bar{Q}$ și TR- ; - TR+, intrare de declanșare sensibilă pe tranziția pozitivă, dacă nu este folosită intrarea se leagă la Vss; - TR-, intrare de declanșare sensibilă pe tranziția negativă, dacă nu este folosită intrarea se leagă la VDD; - intrarea de ștergere $\bar{R}$, este activă pe zero logic;	 1/2 4098

◆ Aplicații cu CBM

A. Filtru trece bandă. Un comportament de filtru trece bandă pentru semnale digitale se obține cu ajutorul schemei din figura 2. Dacă frecvența semnalului de intrare variază, această schemă este concepută astfel încât spre ieșire sunt lăsate să treacă doar impulsurile a căror frecvență este între o valoare minimă f_{min} și o valoare maximă f_{max} .

Referitor la funcționarea schemei di figura2, se pot face următoarele observații:

- ambele monostabile sunt retrigerabile;
- un monostabil este folosit pentru fixarea frecvenței minime și celălalt pentru fixarea frecvenței maxime ce are permisiunea să treacă spre ieșire;
- poarta P1 și bistabilul D au ca rol deschiderea corectă a porții P2 astfel încât să se realizeze funcția dorită;




Fig. 2. Schema electrică a unui filtru trece bandă realizat cu două CBM retrigerabile.

B. Generator de semnal digital.

O posibilitate de a obține un semnal digital folosind 2 monostabile este prezentată în figura 3.

Se observă că la terminarea impulsului generat de CBM1 se constituie în comandă de declanșare pentru CBM2 iar terminarea impulsului generat de CBM2 devine comandă de declanșare pentru CBM1. Această reacție negativă (conexiunea de la ieșirea CBM2 la intrarea CBM1 menține funcționarea generatorului de semnal.

Un CBM fixează durata de unu iar celălalt durata de zero a semnalului digital de la ieșire. Dacă rezistențele sunt înlocuite cu potențiometre, durata ambelor stări logice poate fi controlată.




Fig. 3. Generator de semnale digitale realizat cu 2 CBM retrigrabile

C) Detector pentru impulsuri lipsă (opțional)

O aplicație tipică a circuitelor monostabile retrigrabile o constituie detecția impulsurilor lipsă dintr-un tren de impulsuri de frecvență cunoscută. Acest gen de aplicație este deosebit de utilă în sistemele de alarmare bazate pe bariere de infraroșu. O barieră în infraroșu se realizează relativ simplu, pe o parte a zonei protejate (spre exemplu o ușă sau o fereastră) se montează o sursă pulsatorie de infraroșu iar pe cealaltă parte un receptor de infraroșu. Amplasarea ansamblului emițător-receptor trebuie făcută astfel încât să existe vizibilitate directă între ele. În momentul în care un corp opac trece prin zona protejată bariera este întreruptă și receptorul nu mai vede unul sau mai multe impulsuri ce au fost transmise de către emițător. Lipsa impulsului/impulsurilor, trebuie să fie detectată de circuitul logic ce prelucrează semnalele provenite de la receptor pentru a declanșa alarma (cineva a pătruns neautorizat în zona protejată). Este evident că, pentru o protecție eficientă, zona protejată trebuie să fie acoperită cu mai multe bariere infraroșii astfel încât să formeze o veritabilă "plasă de păianjen".

O schemă bloc de principiu pentru un sistem de alarmară cu o singură barieră de infraroșu este prezentată în figura 4. Dacă bariera nu este obturată (întreruptă), impulsurile primite de receptor au o cadență suficient de mare pentru a menține ieșirea CBM retrigrabil în starea $Q=1$, $Q'=0$.




Fig. 4. Schema bloc a unui bariere în infraroșu bazată pe detecția lipsei de impuls

În momentul în care un obiect întrerupe bariera de infraroșu, receptorul nu mai primește impulsuri, în consecință intrarea de declanșare a CBM nu mai este stimulată și, la scurt timp după primul impuls lipsă, va trece în starea $Q=0$, $Q'=1$. Noua stare a CBM va fi sesizată și memorată de circuitul bistabil (CBB) în vederea declanșării și menținerii stării de alarmă.

După ce obiectul a trecut prin barieră, la intrarea CBM reapar impulsurile transmise de emițător și ieșirea acestuia va reveni în starea $Q=1$, $Q'=0$. Se remarcă astfel că starea CMB este alterată doar atâta timp cât bariera a fost întreruptă, adică atâta timp cât a trecut obiectul prin zona protejată. Din

acest motiv, circuitul de avertizare nu poate fi comandat direct de către CBM, pentru că durata de alarmare ar fi foarte scurtă și poate trece neobservată. De aici necesitatea folosirii unui bistabil (CBB), el are rolul de a memora starea de alarmă până când aceasta este anulată prin intermediul acționării SW2; evident SW2 nu este amplasat în zona protejată.

Odată apărută o stare de alarmă, circuitul CBB menține deschisă poarta P1 pentru ca semnalul generat de OSC2 să acționeze circuitul de semnalizare optică intermitentă și, în combinație cu OSC3 și P2, să acționeze semnalizarea acustică intermitentă.

Menționăm că OSC2 și P1 nu sunt strict necesare, semnalizarea acustică și sonoră se face și fără acestea dar, ambele semnalizări nu mai sunt intermitente.